📐
TSMC 65nm PLL锁相环版图
🔧 65nm
⚡ PLL
🛠 Virtuoso
专家
L
layout_master
2026-05-18 05:58
⭐ 4.7 分
⬇️ 56 下载
❤️ 28 点赞
👁 426 浏览
📝 作品描述
设计概述
用于时钟生成的PLL，输出频率1GHz。
技术参数
- 工艺: TSMC 65nm
- 输入: 25MHz参考
- 输出: 1GHz
- 抖动: <1ps RMS
- 功耗: 5mW
版图要点
- VCO版图优化了相位噪声
- 电荷泵版图考虑了匹配
- 分频器数字部分隔离
- 环路滤波器集成
⭐ 评分 (0条)
暂无评分，来第一个评价吧！
📊 作品信息
- 工艺节点
- 65nm
- 电路类型
- PLL
- 设计工具
- Virtuoso
- 难度等级
- 专家
- 图片数量
- 0
- 发布日期
- 2026-05-18