💬 快问快答

FinFET工艺的版图挑战：三维结构、更复杂的设计规则、多重曝光、颜色分配。

模拟版图和数字版图最大的区别：模拟注重匹配和寄生参数，数字注重面积和时序。

LVS不过怎么办？第一步检查设备数量是否匹配，第二步检查电源地是否短路，第三步用分治法缩小范围。

SKILL脚本入门建议：先学会dbCreateRect和dbCreatePath，这两个函数就能完成80%的自动化任务。

寄生电容怎么减小？增大金属间距、减少平行走线长度、使用更高层金属（离衬底更远）。

为什么差分对要做共质心匹配？因为工艺存在梯度，共质心可以让两个管子的平均环境一致，减小失调。

Virtuoso里怎么快速查看某层的设计规则？Shift+X Check and Save后看DRC报告，或者直接查rule file。

Guard Ring有什么用？防止Latch-up、隔离噪声、提供衬底电位。模拟版图必须加！

版图设计第一步是什么？读工艺设计规则手册！不要凭感觉画图，每个Foundry的规则都不一样。

DRC报错Metal Spacing怎么办？最简单的方法是调整走线位置，增大间距。如果空间不够，可以跳到更高层金属。