LDO Layout Design

LDO Layout设计指南

LDO (Low Dropout Regulator，低压差线性稳压器) 是电源管理系统中不可或缺的核心模块。LDO为敏感的模拟和射频电路提供干净的电源电压，其layout设计直接影响dropout电压、负载调整率(load regulation)、线性调整率(line regulation)、电源抑制比(PSRR)和瞬态响应(transient response)等关键性能指标。本文将从pass transistor sizing、error amplifier匹配、feedback network和thermal considerations四个方面详细探讨LDO的layout设计。

1. Pass Transistor Sizing与Layout

Pass transistor (也称调整管) 是LDO中最关键的功率器件，负责将输入电压调节到目标输出电压。Pass transistor的类型和尺寸直接决定了LDO的压差(dropout voltage)和驱动能力。

Pass Transistor类型选择

PMOS Pass Transistor：最常见的LDO结构，压差约为Vdsat，适合低dropout应用
NMOS Pass Transistor：需要charge pump驱动，具有更好的PSRR性能
PNP/Darlington结构：用于超低压差应用，但带宽较低

Power Transistor Layout策略

Pass transistor通常需要非常大的宽长比(W/L)来降低导通电阻。在layout中，我们采用以下策略：

使用multi-finger结构，将大W/L的MOS管拆分为多个并联的小finger
Finger宽度通常限制在5-10um以内，以避免热集中和电流拥挤(current crowding)
Finger之间使用interdigitated排列以实现均匀的电流分布
在power transistor的source和drain端使用多层metal叠加以降低金属电阻
Contact和via要充分密集，确保电流路径上的寄生电阻最小化
在power transistor周围添加thermal guard ring

// Power transistor multi-finger layout示意
//
//    S  D  S  D  S  D  S  D  S  D
//   ||  ||  ||  ||  ||  ||  ||  ||  ||  ||
//   Gate fingers (poly)
//
// S = Source (接VIN)
// D = Drain (接VOUT)
// 每个finger宽度 5-8um
// 总宽度 = finger数 × 单finger宽度

2. Error Amplifier匹配

Error amplifier (误差放大器，EA) 是LDO的核心控制电路，负责检测输出电压偏差并驱动pass transistor调节输出。EA通常采用两级运放结构，其输入对管(input pair)的匹配性直接影响LDO的offset voltage和load regulation。

输入对管匹配

输入差分对使用common centroid布局，典型的ABAB排列
Finger宽度保持一致，通常使用4个或8个finger
在输入对管周围放置dummy device消除边缘效应
输入对管的drain节点走线要完全对称，寄生电容差异会导致CMRR下降
输入对管应远离power transistor和高功率走线

Current Mirror匹配

EA内部的current mirror采用common centroid或interdigitated结构
Mirror ratio为1:1时，器件尺寸和layout应完全一致
使用long channel器件降低mismatch影响
Gate routing使用等长走线

3. Feedback Network设计

Feedback network (反馈网络) 由电阻分压器构成，将输出电压反馈到EA的反相输入端。反馈网络的精度直接决定了LDO的输出电压精度。

Feedback电阻Layout

使用high-resistance poly实现大阻值电阻，减小面积
上下两个分压电阻采用interdigitated或common centroid结构以保证ratio精度
电阻的poly走线方向一致，以降低工艺梯度的影响
在电阻阵列周围放置guard ring和dummy电阻
Feedback走线从输出节点到EA输入端要短且低阻，避免拾取噪声

输出电容考虑

LDO通常需要外部输出电容来保证稳定性和瞬态响应。在芯片内部，以下layout要点需要考虑：

Output pin的ESD防护不能引入过大的寄生电阻
Feedback采样点应在output pin处，避免走线电阻导致的IR drop误差
输出电容的ESR (Equivalent Series Resistance) 会影响LDO稳定性，在应用电路中需要特别注意

4. Thermal Considerations

LDO在工作时，pass transistor上消耗的功率为 P = (VIN - VOUT) × ILOAD，在大电流应用中，这个功耗可能达到数百毫瓦甚至瓦级。热效应(thermal effect)会导致器件性能退化、输出电压漂移甚至热失控(thermal runaway)。

热管理Layout策略

Power transistor使用大面积的均匀分布结构，避免热集中
在power transistor下方使用thermal via将热量导向顶层metal
Power transistor应放置在芯片边缘或靠近散热路径的位置
避免在power transistor附近放置温度敏感的参考电压电路
使用on-chip thermal sensor监测温度，在过温时启动保护

Thermal Guard Ring

在power transistor和敏感模拟电路之间放置thermal guard ring，起到物理隔离和热隔离的双重作用。Guard ring接模拟地(AVSS)，可以吸收衬底中的少数载流子和热载流子。

电流密度与可靠性

Metal走线宽度需满足electromigration规则，通常在大电流节点使用2-3倍最小宽度
Contact和via的电流密度需通过EM验证
多层metal stacking可以有效降低电流密度
在power transistor的source和drain区域使用silicide block来增加ballast resistance，提高电流均匀性

5. 其他Layout注意事项

电源分离

Power supply (VIN/VOUT) 和control supply 分开走线和via
EA的电源应使用干净的低压电源，避免直接使用VIN
Ground分为analog ground和power ground，最终在单点连接

ESD防护

Input和output pin都需要完整的ESD防护路径
ESD clamp到pad的距离要短
在LDO内部的关键节点（如EA输出、feedback节点）也需要ESD防护

LDO layout设计的核心挑战在于：在保证大电流功率传输能力的同时，维持高精度的模拟控制性能。只有通过精心的block partitioning、严格的匹配策略和全面的thermal management，才能实现高性能的LDO design。