Antenna Effect Fix

Antenna Effect修复指南

Antenna effect（天线效应），也称为Plasma Induced Gate Oxide Damage (PID)，是IC制造过程中等离子刻蚀(plasma etching)工艺引起的一种可靠性问题。在多层金属互连的制造过程中，长金属线直接连接到MOS管的栅极(gate)，在等离子环境中会积累电荷，当积累电荷产生的电压超过栅氧化层(gate oxide)的耐压极限时，就会造成栅氧化层的永久性损伤。本文将详细介绍antenna effect的物理机制、metal jumper technique、protection diode方案和router settings等修复技术。

1. Antenna Effect物理机制

在现代IC制造工艺中，金属互连的刻蚀通常采用等离子刻蚀(plasma etching)。在刻蚀过程中，晶圆(wafer)暴露在等离子体环境中，等离子体中的离子和电子会轰击暴露的金属表面。

电荷积累过程

等离子体中的离子和电子沉积在正在被刻蚀的金属层表面
如果某段金属只连接到MOS管的栅极（即栅极是唯一的电荷泄放路径），电荷只能通过极薄的栅氧化层泄放
栅氧化层厚度通常只有几纳米（如28nm工艺约为5nm），其耐压能力有限
当金属面积与栅极面积之比（antenna ratio）超过工艺允许的上限时，积累的电荷会在栅氧化层上产生过高的电场
过高的电场导致栅氧化层击穿(gate oxide breakdown)，造成器件永久性损坏

Antenna Ratio

Antenna ratio定义为暴露在等离子体中的金属面积与所连接栅极的栅氧化层面积之比：

// Antenna Ratio = Metal_Area / Gate_Oxide_Area
//
// 工艺厂商通常规定最大允许的antenna ratio
// 典型值：
//   M1-M3: AR < 200:1 ~ 400:1
//   M4-M6: AR < 500:1 ~ 1000:1
//   顶层金属: AR < 1000:1 ~ 2000:1
//
// 注意：不同工艺和不同金属层的限制不同
// 实际值请参考PDK文档中的antenna rule

累积效应

Antenna effect具有累积性——连接到同一个gate的各层金属的antenna ratio需要累加计算。即使每一层单独的ratio都在限制之内，累计ratio仍可能超标。

2. Metal Jumper Technique

Metal jumper technique（金属跳线技术）是修复antenna effect最常用且最有效的方法之一。其核心思想是：在低层金属连接到gate之前，先通过via跳转到高层金属，利用高层金属在后续刻蚀步骤中受到等离子体轰击的时间更短（因为高层金属在后道工艺中才被刻蚀），从而降低有效antenna ratio。

Jumper原理

假设M1的antenna ratio超标，直接连接到gate
在M1走到gate附近时，通过via跳转到M3
M3在后续的刻蚀步骤中才会暴露在等离子体中
当M3被刻蚀时，M1已经被上层介质覆盖保护，不再接收等离子体电荷
因此有效antenna ratio大大降低

Jumper Layout实施

在信号路由中，当金属线长度可能导致antenna ratio超标时，在中间位置插入via跳转（例如从M2跳到M4再跳回M2）
跳转点应选择在信号路径的中间位置，使上半段和下半段的antenna ratio都在限制之内
Jumper增加了一些额外的via电阻，对于高速信号需要评估其影响
通常router工具会自动插入jumper来满足antenna rule

// Metal Jumper示意
//
// 不使用Jumper（antenna ratio超标）：
// [Pad] ====M1长走线==== [Gate]
//        ↑ M1面积大，antenna ratio高
//
// 使用Jumper：
// [Pad] ==M1== ↑via ==M3== ↓via ==M1== [Gate]
//              |          |
//              跳转到M3再跳回M1
// 
// 效果：每段M1面积减半，antenna ratio降低

3. Protection Diode方案

Protection diode（保护二极管）是另一种常用的antenna effect修复方法。其原理是在gate节点与电源轨(VDD/VSS)之间添加diode，为等离子体电荷提供低阻抗的泄放路径，避免电荷通过栅氧化层泄放。

Diode工作原理

在gate与VSS之间放置一个反偏diode（阳极接gate，阴极接VSS）
当等离子体正电荷积累在金属线上使gate电压升高时，diode正偏导通，电荷通过diode泄放到VSS
当gate电压降低到VSS以下时，diode反偏，正常工作不受影响
Diode的开启电压（约0.7V for Si，0.3V for Schottky）远低于栅氧化层的击穿电压

Protection Diode Layout设计

Diode应尽可能靠近被保护的gate放置，减小diode到gate的金属路径长度
Diode面积应足够大，能快速泄放等离子体电荷
Diode到VSS的连接要低阻抗，使用宽metal走线和充足的via
在某些工艺中，可以利用N-well diode或guard ring diode来实现protection diode
对于高速信号，diode的寄生电容可能影响信号完整性，需要在antenna protection和速度之间权衡

Diode vs Jumper选择

方法	优点	缺点	适用场景
Metal Jumper	无寄生电容，不影响速度	增加via电阻，占用布线资源	高速信号线
Protection Diode	效果好，不占用routing资源	增加寄生电容，需要VDD/VSS连接	低速或面积充裕的场景

4. Router设置与自动化修复

现代EDA工具的router都内置了antenna effect检查和自动修复功能。正确配置router的antenna-related设置，可以大幅减少手动修复的工作量。

Router Antenna配置

Enable antenna checking：在route阶段就开启antenna rule检查
Antenna-aware routing：让router在布线过程中考虑antenna constraint
Auto jumper insertion：配置router在antenna ratio接近限制时自动插入jumper
Antenna diode insertion：配置router在必要时自动插入protection diode

Innovus/ICC2 Router设置示例

// Cadence Innovus antenna设置
setNanoRouteMode -routeUseAutoJumper true
setNanoRouteMode -routeAntennaCellName ANTENNA_CELL
setNanoRouteMode -routeInsertAntennaDiode true
setNanoRouteMode -routeAntennaRatioThreshold {M1 400 M2 400 M3 600}

// Synopsys ICC2 antenna设置
set_route_options -antenna true
set_route_options -antenna_fixing jumper_or_diode

Post-Route Antenna修复流程

完成初始route后，运行antenna DRC检查，识别违反antenna rule的net
对于违反的net，EDA工具自动选择插入jumper或diode
插入修复后重新进行antenna DRC验证
检查修复是否引入新的DRC或timing violation
迭代直到所有antenna violation被修复

5. Antenna Effect预防策略

与其在post-route阶段修复antenna effect，不如在设计阶段就预防问题的产生：

Floorplan阶段：规划好信号流，减少长距离的低层metal routing
Cell选择：选择内置antenna protection的standard cell library
约束设置：在SDC约束中设置antenna constraint，让综合和布局工具提前考虑
增量route：在ECO (Engineering Change Order) 修改后及时检查antenna violation
PDK理解：深入理解工艺PDK中的antenna rule，包括每层金属的ratio限制和累积规则

Antenna effect虽然是制造工艺带来的可靠性问题，但通过合理的layout设计、正确的router配置和完整的验证流程，完全可以有效地预防和修复。在先进工艺节点（28nm及以下），antenna effect变得更为显著，设计者需要给予更多的关注和重视。