DRC报错速查大全：10个最常见的错误及修复方法

DRC 报错速查大全

DRC（Design Rule Check）违规是版图设计中最常见的问题。本文按错误类型分类整理了常见 DRC 报错的原因和快速修复方法，适用于主流 EDA 工具（Calibre、IC Validator、Assura）。

一、宽度违规（Minimum Width）

错误示例：METAL1 width 0.09 < min 0.10

• 原因：金属/poly/OD 线宽不足
• 修复：拉宽金属到满足最小宽度要求
• 常见场景：走线拐角处、via enclosure 导致的局部变窄

二、间距违规（Minimum Spacing）

错误示例：METAL2 spacing 0.12 < min 0.14

• 原因：两条同层金属/poly 太近
• 修复：增大间距，或使用 jog 走线绕开
• 注意：间距规则可能随 metal length 变化（长金属需要更大间距）

三、Enclosure 违规

错误示例：VIA1 not enclosed by METAL1 by 0.05

• 原因：via 周围的金属覆盖不够
• 修复：加宽金属使其完全包围 via
• 提示：使用 via array 时注意整体 enclosure 而非单个 via

四、Density 违规

错误示例：METAL3 density 15% < min 30%

• 原因：某区域金属密度过低或过高
• 修复：添加 metal dummy fill（Calibre SmartFill 或手动添加）
• 注意：高精度匹配区域不要加 fill，会影响匹配精度

五、Notch 违规

错误示例：METAL1 notch 0.08 < min 0.10

• 原因：金属凹槽宽度不足（同一 net 的两个部分间距太小）
• 修复：增大凹槽宽度或合并为一个完整的金属形状

六、Area 违规

错误示例：POLY1 area 0.002 < min 0.005

• 原因：poly/metal/OD 面积过小
• 修复：增大器件尺寸或合并小形状

七、Advanced Node 特有规则

DRC 调试效率提升技巧

• 使用 Calibre RVE 直接在 Virtuoso 中高亮错误位置
• 按 error type 分类处理，一次解决一类问题
• 使用 waive 功能记录已确认的非致命违规
• 建立 DRC error pattern 库，新手可快速参考
• Run DRC 前先自己目视检查明显违规区域（走线密集区、IO 区域）

效率建议：不要等到版图画完才跑 DRC，建议每天至少跑一次增量 DRC，及时发现问题。养成 Ctrl+D（或等效快捷键）的习惯。