LVS报错完全指南：从错误信息到修复方案

LVS 报错完全指南：分类、排查与修复

LVS（Layout vs Schematic）验证是版图设计的最终质量关卡。本文系统整理 LVS 报错类型、排查方法和修复策略，帮助版图工程师高效完成 LVS 验证。

LVS 验证原理

LVS 工具从版图中提取器件和连接关系，与原理图网表对比。对比维度包括：

• 器件类型和数量（NMOS/PMOS/RES/CAP 等）
• 器件参数（W/L/fingers/multiplier 等）
• 网络连接关系（net connectivity）
• 端口对应关系（pin matching）

错误类型一：Device Mismatch

表现形式

• Layout has N devices, Schematic has M devices
• Unmatched layout device: instance XXX

常见原因与修复

错误类型二：Net Mismatch

表现形式

• Layout net XXX has N connections, Schematic has M
• Short: net A and net B are connected in layout

排查流程

1. 在 Calibre RVE 中双击错误，跳转到版图位置
2. 使用 Highlight Net 功能显示整个 net 的走线
3. 逐段检查 connectivity，找到断开或短接的位置
4. 特别关注 via 层、label 层和 pin 层

错误类型三：Open Circuit

同一个逻辑 net 在版图中被断成多段，形成 floating segment。

• 常见原因：via 缺失、metal 间隙、label 位置错误
• 快速定位：用 Net Coloring 功能，不同 net 显示不同颜色
• 修复：添加缺失的 via 或 metal bridge

错误类型四：Short Circuit

两条不同的 net 在版图中意外连接。

• 常见原因：金属间距违规、via 搭桥、label 重叠
• 快速定位：对比两条短接 net 的交叉点
• 修复：删除多余的金属或 via，确保间距满足 DRC

错误类型五：Pin/Port Mismatch

原理图中的端口在版图中找不到对应的 pin label。

• 常见原因：label 拼写错误、label 放在错误的 layer 上、label 未放在对应的金属上
• 修复：检查所有顶层端口的 label 名称和 layer 是否正确

高效调试工作流

Step 1：理解错误分布

先浏览全部错误列表，判断是孤立错误还是级联错误。如果看到大量 net mismatch，很可能是 short 导致的级联效应。

Step 2：先修 Short

Short 是最高优先级，一个 short 会合并两个 net，导致后续大量 false positive error。修完 short 后重新运行 LVS。

Step 3：修 Open

从关键信号开始（VDD、VSS、bias、I/O），再处理内部信号。

Step 4：修 Device Mismatch

核对器件参数，检查 dummy device。

Step 5：Final Clean Run

所有错误修复后，完整运行一次 LVS，确认 0 error。保存 report 作为 tape-out 记录。

预防性措施

• 增量 LVS：每次重大修改后都运行 LVS，不要积累到最后
• Net tracing：版图设计过程中定期使用 net tracing 检查关键信号
• 命名规范：net name 和 pin label 使用统一的命名规范，避免拼写错误
• Checklist：建立 LVS checklist，tape-out 前逐项确认

经验之谈：LVS 调试是版图工程师最考验细心和耐心的环节。保持冷静，按优先级逐个解决，不要试图一次修所有错误。熟练之后，LVS clean 应该是 tape-out 前最没有悬念的步骤。