【版图基础】CMOS反相器版图设计全流程：8个工艺步骤详解
CMOS反相器版图设计全流程
CMOS反相器是数字电路的基础构建模块。本文以TSMC 180nm工艺为例，详解完整流程。
1. 原理图分析
| 器件 | 类型 | W/L | 连接 | 作用 |
|---|---|---|---|---|
| MP0 | PMOS | 2μm/180nm | S→VDD, G→IN, D→OUT | 上拉输出 |
| MN0 | NMOS | 1μm/180nm | S→GND, G→IN, D→OUT | 下拉输出 |
2. Floorplan规划
┌───────────────────────────────┐
│ VDD 电源轨 │
├───────────────────────────────┤
│ NWell │ PMOS 区域 │
│ │ (Guard Ring) │
├───────────────────────────────┤
│ │ NMOS 区域 │
│ P-Sub │ (Guard Ring) │
├───────────────────────────────┤
│ GND 电源轨 │
└───────────────────────────────┘3. 逐步绘制版图
步骤1：创建NWell区域
- 层次：NW (NWell)
- NWell包围PMOS的间距 ≥ 0.6μm
步骤2：绘制PMOS有源区
- 层次：OD + PO
- 尺寸：W=2μm, L=180nm
步骤3：绘制NMOS有源区
- 层次：OD + PO
- 尺寸：W=1μm, L=180nm
步骤4：添加接触孔
- 层次：CO (Contact)
- 尺寸：0.22μm（180nm工艺）
步骤5：金属连线
- 层次：M1 (Metal1)
- 连接：VDD→PMOS Source, GND→NMOS Source
步骤6：添加Guard Ring
- PMOS周围：P+ Guard Ring（连接GND）
- NMOS周围：N+ Guard Ring（连接VDD）
4. DRC检查要点
| 检查项 | 规则 | 常见错误 | 修复方法 |
|---|---|---|---|
| OD间距 | ≥ 0.28μm | 有源区太近 | 增大间距 |
| PO宽度 | ≥ 180nm | Poly太细 | 调整宽度 |
| CO包围 | ≥ 0.05μm | Metal包围不足 | 增大Metal尺寸 |
| NW包围 | ≥ 0.6μm | NWell未覆盖PMOS | 扩大NWell |
| M1间距 | ≥ 0.22μm | 走线密集 | 调整位置 |
5. LVS检查
⚠️ 常见LVS错误
- 器件数量不匹配：漏画或多画了器件
- 连接关系错误：Gate/Drain/Source接错
- 开路/短路：金属连线未连通
- 参数不匹配：W/L值与原理图不一致
反相器版图是入门必练项目。建议在Virtuoso中亲手画一遍！
#180nm
#CMOS
#DRC
#Guard Ring
#LVS
#TSMC
#Via规则
#Virtuoso
#入门教程
#匹配策略
#反相器
#学习路线
#寄生参数
#版图设计