【寄生参数】版图寄生参数提取与后仿真实战
版图寄生参数提取与后仿真实战
版图中的寄生电阻电容会严重影响电路性能。本文详解寄生提取流程和后仿真方法。
一、寄生参数来源
- 金属走线电阻：R = Rs x L/W，Rs为方块电阻（M1约100mOhm/口）
- Via/Contact电阻：单个Via约1-5Ohm，需要多个并联
- 层间电容：平行板电容C = epsilon*A/d
- 侧壁电容：相邻走线间的耦合电容
- 边缘电容：走线边缘的边缘场效应
二、主流提取工具对比
| 工具 | 厂商 | 精度 | 速度 | 适用场景 |
|---|---|---|---|---|
| Calibre xRC | Siemens | 最高 | 中等 | 全芯片提取 |
| StarRC | Synopsys | 最高 | 快 | 数字后端 |
| QRC | Cadence | 高 | 快 | 模拟版图 |
| Quantus | Cadence | 最高 | 中等 | Virtuoso集成 |
三、Calibre xRC提取流程
# 1. 准备规则文件 (xrc_rules) EXTRACTION SELECT RC LAYOUT PATH "layout.gds" LAYOUT PRIMARY "TOP" SOURCE PATH "source.cdl" SOURCE PRIMARY "TOP" # 2. 运行提取 calibre -xrc -hier xrc_rules # 3. 输出网表 # .pex文件：含寄生的SPICE网表 # .spef文件：标准寄生交换格式
四、后仿真设置（ADE L）
simulator('spectre)
design("/path/to/post_layout.scs" "TOP")
analysis('dc ?saveOppoint t)
analysis('ac ?start "1" ?stop "1G" ?dec "100")
analysis('tran ?stop "1u")
envOption('analysisOrder list('dc 'ac 'tran))
run()
五、前仿vs后仿对比
| 指标 | 前仿 | 后仿 | 变化 |
|---|---|---|---|
| DC增益 | 72dB | 68dB | -4dB |
| GBW | 500MHz | 380MHz | -24% |
| 相位裕度 | 65度 | 58度 | -7度 |
| 建立时间 | 2.1ns | 2.8ns | +33% |
六、减少寄生的版图技巧
- 关键走线使用高层厚金属（M5/M6电阻率低）
- Via/Contact多个并联降低接触电阻
- 敏感走线增大间距减少耦合电容
- 关键节点屏蔽走线（Shielding）
- 使用Guard Ring隔离衬底噪声耦合
#Calibre
#Guard Ring
#ICC
#RC提取
#Via规则
#Virtuoso
#后仿真
#寄生参数
#版图设计
#电迁移
#衬底噪声