CMOS模拟集成电路版图设计实战：从原理图到GDS全流程
引言
版图设计是将电路原理图转化为物理实现的关键步骤。
1. 版图设计流程
| 阶段 | 工作内容 | 输出 |
|---|---|---|
| 原理图设计 | 电路设计、参数确定 | 原理图+网表 |
| Floorplan | 模块划分、面积估算 | 布局规划图 |
| 布局布线 | 器件摆放、金属连线 | 版图初稿 |
| DRC检查 | 设计规则检查 | DRC报告 |
| LVS检查 | 版图与原理图对比 | LVS报告 |
| PEX提取 | 寄生参数提取 | 寄生网表 |
| 后仿真 | 含寄生的仿真验证 | 后仿真结果 |
2. 器件匹配技术
| 策略 | 结构 | 一维梯度 | 二维梯度 | 适用场景 |
|---|---|---|---|---|
| 共质心 | 中心对称 | ✅ | ✅ | 差分对 |
| 交叉排列 | ABABAB | ✅ | 🟡 | 电阻阵列 |
| ABBA | 镜像对称 | 🟡 | 🟡 | 简单匹配 |
3. Guard Ring设计
| 作用 | 原理 | 不加的后果 |
|---|---|---|
| 防止Latch-up | 收集衬底载流子 | 芯片烧毁 |
| 隔离噪声 | 形成低阻接地路径 | 性能退化 |
| 稳定衬底电位 | 提供衬底接触 | 信号串扰 |
4. 寄生参数提取
| 类型 | 来源 | 影响 | 减小方法 |
|---|---|---|---|
| 金属电阻R | 金属走线 | IR Drop | 加宽走线 |
| 金属电容C | 平行金属线 | 带宽下降 | 增大间距 |
5. Signoff检查清单
✅ Signoff检查
- DRC Clean
- LVS Clean
- Antenna Clean
- 后仿真通过
- Monte Carlo良率 > 99%
参考：《集成电路设计师的版图技术》（Mikael Sahrling）。LayoutForge社区整理。
#DRC
#Guard Ring
#IR Drop
#LVS
#Latch-up
#匹配策略
#天线效应
#寄生参数
#版图设计
#衬底噪声