社区中最受欢迎的技术讨论
<h2>SiGe BiCMOS版图设计入门</h2> <p>SiGe BiCMOS工艺结合了CMOS的高集成度和HBT的高频性能，广泛应用于射频和高速模拟电路。</p> <h3>一、SiGe HBT结构</h3> <p>异质结双极晶体管(HBT)是SiGe工艺的核心器件：</p> <ul> <li><b>发射极(Emitter)</b>：多晶硅发射极，宽度约0.1-0.5um</li> <li><
<h2>GDSII/OASIS版图数据格式详解</h2> <p>GDSII和OASIS是IC版图设计中最常用的数据交换格式。理解这些格式有助于版图数据管理和流片准备。</p> <h3>一、GDSII格式结构</h3> <h4>层次结构</h4> <ul> <li><b>Library（库）</b>：顶层容器，包含多个Cell</li> <li><b>Cell（单元）</b>：版图的基本单位，可以是
<h2>带隙基准源版图设计实战</h2> <p>Bandgap Reference是模拟IC中最关键的模块之一。版图设计直接影响温度系数和电源抑制比。</p> <h3>一、PTAT/CTAT原理</h3> <p>带隙基准源利用正温度系数(PTAT)和负温度系数(CTAT)相互补偿：</p> <ul> <li><b>PTAT</b>：两个BJT的VBE差值 Delta_VBE = VT * ln(N
<h2>折叠共源共栅运放版图设计要点</h2> <p>Folded Cascode OTA是模拟版图设计的经典案例，也是面试高频考点。本文详解其版图设计的每个细节。</p> <h3>一、电路结构回顾</h3> <p>Folded Cascode OTA由以下部分组成：</p> <ul> <li><b>差分输入对</b>：M1/M2（NMOS差分对）</li> <li><b>负载电流镜</b>：M3
<h2>版图设计规则深度解析：为什么规则是这样？</h2> <p>设计规则不是随意制定的，每一条规则背后都有物理和工艺原因。理解这些原因，才能设计出更好的版图。</p> <h3>一、最小宽度（Minimum Width）</h3> <h4>物理原因</h4> <p>由光刻分辨率决定。当图形尺寸接近光波长时，衍射效应导致图形边缘模糊。小于最小宽度的图形无法正确曝光，会导致断线。</p> <h4>典型
<h2>GHz级高速版图设计要点</h2> <p>当信号频率达到GHz级别，传统的集总参数模型不再适用，需要按传输线理论设计版图。本文详解高速版图的关键技术。</p> <h3>一、传输线设计</h3> <h4>1. 阻抗匹配</h4> <p>高速信号必须按传输线设计，特征阻抗Z0由几何尺寸决定：</p> <pre> # 微带线(Microstrip)特征阻抗 Z0 = (87 / sqrt(Er
<h2>先进工艺节点的版图挑战：从180nm到5nm</h2> <p>随着工艺节点缩小，版图设计面临的挑战呈指数级增长。本文解析各节点的关键挑战。</p> <h3>一、180nm：经典CMOS时代</h3> <ul> <li><b>设计规则</b>：规则宽松，M1最小宽度0.23um，间距0.23um</li> <li><b>金属层</b>：5-6层金属，走线自由度高</li> <li><b>主要
<h2>为什么匹配如此重要？</h2> <p>在模拟集成电路中，器件匹配直接影响电路性能：</p> <div class="table-responsive"> <table> <thead> <tr><th>电路类型</th><th>匹配敏感参数</th><th>失配影响</th></tr> </thead> <tbody> <tr><td>差分对</td><td>Vth、W/L</td><
<h2>CMOS反相器版图设计全流程</h2> <p>CMOS反相器是数字电路的基础构建模块。本文以TSMC 180nm工艺为例，详解完整流程。</p> <h2>1. 原理图分析</h2> <div class="table-responsive"> <table> <thead> <tr><th>器件</th><th>类型</th><th>W/L</th><th>连接</th><th>作用