25+ 常见 DRC/LVS 错误的解决方案，快速定位并修复设计规则违规
版图中的器件数量或参数与原理图不一致。可能是MOS管数量、尺寸或连接方式不同。
版图中的网络（Net）与原理图不一致。可能由缺失连接、多余连接或网络名称错误导致。
版图中本应连接的网络存在断路。常见于Via缺失、金属层断裂或Label未对齐。
版图中缺少原理图要求的引脚（Pin）。LVS需要正确的Pin进行网络匹配。
版图中两个不应连接的网络被短路。常见原因包括金属层重叠、Via误连接等。