DRC/LVS/ERC
版图与原理图一致性检查
LVS
验证版图的电气连接是否与原理图一致。
详细解释
LVS（Layout Versus Schematic）是版图验证的核心步骤。工具从版图中提取器件和连接关系，与原理图网表对比。检查内容：器件类型/数量/参数是否一致、电气连接是否一致、是否有悬空节点等。LVS Clean是流片的必要条件。
工作原理
LVS工具通过器件识别(Recognition)将版图几何图形转化为电气器件，通过连接提取(Connectivity Extraction)建立网表，然后与原理图网表做图匹配(Graph Matching)。不匹配时报告错误类型（如missing device、short、open）。
版图设计要点
▸
先确保DRC Clean再跑LVS；2. LVS错误要从第一个开始修；3. Pin Label要正确放置在对应layer上；4. 注意Global Pin（VDD/VSS）的命名一致性；5. Substrate接触要连到正确的Net。
典型用途
🎯
流片前必须通过的电气连接验证
🎯
器件类型/数量/参数一致性检查
🎯
电源/地网络连接正确性
🎯
悬空节点检测
🎯
短路/开路定位
中英对照
版图与原理图一致性检查
LVS