DRC/LVS/ERC
电气规则检查
ERC
检查版图中的电气连接是否合理，如悬空栅极、短路等。
详细解释
ERC（Electrical Rule Check）在DRC和LVS之间或之后执行。检查内容：浮空节点(Floating Node)、未连接的引脚、电源/地连接错误、Well/Substrate偏置错误等。ERC错误往往是潜在的电路功能问题。
工作原理
ERC通过拓扑分析检查电路的电气合理性。如Gate不能浮空（天线效应或静电积累），Well必须有正确的偏置连接，所有节点必须有DC到地的通路。
版图设计要点
▸
浮空Gate是最常见的ERC错误，连接到确定电平；2. NWell和PSubstrate必须分别接最高和最低电位；3. 每个独立Well区域都需要接触孔。
典型用途
🎯
浮空栅极检测（天线效应风险）
🎯
Well/衬底偏置正确性检查
🎯
电源/地连接完整性
🎯
未连接引脚检测
🎯
潜在Latch-up路径识别
中英对照
电气规则检查
ERC